PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER:

JP 580,60559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

memory cells M<SB>1</SB>∼M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>∼ A<SB>i</SB>, data lines D<SB>1</SB>∼ D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>∼ M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>∼M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>O</SB> and led outside as CE<SB>O</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO&Japio

06/10/2003, EAST Version: 1.03.0002

根域的簡単などによって正常なが分を不良にしてしまり確率も高い。また、A/D 又は D/A コンパータなどのアナログ案子では、一般に、アナログ案子を複数個実装した配標を分かれた。アナログ案子を複数個実装した配標を変かれた。では、そのアナログ案子が必作可能であるに、まかかわらず、直線性の名を得ない割合とは、求める直線性によっては、非常に大きなものとなる。 位って、実装後の性能と価格は、実装的のま子の性能分布によって実生にある。

本発明の目的は、上配の技術の欠点を除去し、 電子的機能素子の交換を不要にする。電気的に内 部接続切着え可能なマルチ・チップ・パッケージ を提供することにある。

本発明は、配着基板上に実装されている何一種 類で複数の電子的接能素子を選択する入出力信号 様を相互に、若しくは特定の電子的機能素子と切 替えることを特徴としたマルテ・チップ・バッケ ージである。

るのみならず、配離帯板上のすべてのメモリ素子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリ素子の切替えができる。尚第1回にかいて、Dはアドレスデコーダ、DI/Oはデコーダ入出力額である。

本発明の他の一具体例として項2図に示す。ディンタル入力ラッチ型D/Aコンパータボ子を複数個D/A1~D/An、同一配額高坂上に突装し、ディンタル入力DI1~DI1及びストロープ信号Sを共通に結構する。かのかD/Aコンパータスを出ている。では相互になった。 にんかい かいのの D/Aコンパータステク OL でいたい かいのの D/Aコンパータステク OL できるに 配慮されている。この方法によりに 配慮されている。この方法にように を を できるに で で を で を で とができる。

4. 図面の簡単な説明

一つの具体例において、本発明は第1回に示す ように同一に接続されるべきアドレス糖 Ao~Ai、 データ銀をもつ n 鯛の電子的機能電子であるとと ろのメモリー素子 Mi ~Mn で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリネ子 Mi~Mnの選択用信号線であるチップィ キーブル CE 以外の共通の入出力兼であるアドレ ス・データ各級は共通に勧譲し、 CE のみをデコ ドレて各メモリー男子を選択している。 Moはこの メモリモジュールを構成するには余分の冗長メモ リネ子であり、アドレス種 Ao~Ai ,データ差 Di~ ·Dj, ライトネーブルWB, アウトブットネーブル OBを残りのメモリ票子 Mi~Mn と共通に接続し、 冗長メモリ常子のチップイネーブル CE のみを、 $M_1 \sim M_n$ の CE の任意の一つと切替えられるように することにより、 容易に不良チップの電気的 切替 えが可能となる。通常は勿鲁之用パッド SWをCo 化接続し、 CEo として外部へ取出してかくとと化 より、冗長メモリ君子Moの動作確認を行なりこと ができる。つまり、単に不良メモリポ子を除去す

第1 例は本発明の一実施例を説明するためのマルチ・チップ・パッケージの平面図、第2 図は本 発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

D:アドレスデコーダ、Ao〜Ai:アドレス種、Di〜Dj:データ様、WE:ライトネーブル、Mi〜Mn:メモリホ子、Mo:冗長メモリホ子、OE:アウトブットイネーブル。

代理人 弁理士 即 近 憲 佑 (ほか1名)